VHDL (VHSIC हार्डवेयर विवरण भाषा) एक शक्तिशाली और बहुपरकारी हार्डवेयर विवरण भाषा है जिसका उपयोग डिजिटल इलेक्ट्रॉनिक सिस्टम के डिज़ाइन, अनुकरण और संश्लेषण के लिए किया जाता है। इसे 1980 के दशक में अमेरिका के रक्षा विभाग के बहुत उच्च गति एकीकृत सर्किट (VHSIC) कार्यक्रम के लिए विकसित किया गया था, VHDL इंजीनियरों को हार्डवेयर व्यवहार और संरचना के अमूर्त मॉडल बनाने की अनुमति देता है। जटिल सिस्टम का वर्णन करने की इसकी क्षमता ने इसे विभिन्न उद्योगों में आवश्यक बना दिया है, विशेष रूप से FPGA (फील्ड प्रोग्रामेबल गेट एरे) और ASIC (एप्लिकेशन-विशिष्ट एकीकृत सर्किट) डिज़ाइन के लिए।
VHDL का निर्माण 1980 के दशक की शुरुआत में डिजिटल सर्किट के डिज़ाइन को मानकीकृत करने के प्रयास के तहत किया गया था। यह भाषा अमेरिका के रक्षा विभाग में पीटर एशेंडन के नेतृत्व में एक टीम द्वारा विकसित की गई थी ताकि हार्डवेयर का वर्णन करने के लिए एक सुसंगत तरीके की आवश्यकता को पूरा किया जा सके। प्रारंभिक उद्देश्य VHSIC कार्यक्रम के लिए मौजूदा डिज़ाइन की दस्तावेज़ीकरण को सुविधाजनक बनाना था, लेकिन यह हार्डवेयर विवरण के लिए एक पूर्ण विकसित भाषा में विकसित हो गया।
1987 में, VHDL को IEEE द्वारा IEEE 1076 के रूप में मानकीकृत किया गया। तब से, इसे विभिन्न अपडेट्स से गुजरना पड़ा है, जिसमें IEEE 1076-1993 और IEEE 1076-2002 महत्वपूर्ण संशोधन हैं। इस भाषा को डिज़ाइन सत्यापन, संश्लेषण प्रतिबंधों और अनुकरण क्षमताओं का समर्थन करने वाले निर्माणों को शामिल करने के लिए विस्तारित किया गया है।
आज, VHDL का उपयोग अकादमी और उद्योग दोनों में जटिल इलेक्ट्रिकल सिस्टम के डिज़ाइन के लिए व्यापक रूप से किया जाता है। इसकी वाक्यविन्यास और व्यवहार प्रोग्रामिंग भाषाओं जैसे Ada, Pascal, और C से प्रभावित हैं। अनुकरण और संश्लेषण के लिए विभिन्न उपकरण VHDL कोड को व्याख्या कर सकते हैं, और इसे अक्सर अन्य हार्डवेयर विवरण भाषाओं के साथ उपयोग किया जाता है, विशेष रूप से Verilog के साथ।
VHDL एक मजबूत प्रकार की भाषा है, जिसका अर्थ है कि हर चर को उपयोग करने से पहले एक विशिष्ट प्रकार के साथ घोषित किया जाना चाहिए। यह कई सामान्य त्रुटियों को रोकता है।
signal CLK : std_logic; -- std_logic प्रकार का एक सिग्नल घोषित करना
VHDL समांतर कथनों के निष्पादन का समर्थन करता है। कई प्रक्रियाएँ एक साथ चल सकती हैं, जो हार्डवेयर व्यवहार का मॉडलिंग करने के लिए आवश्यक है।
process (CLK)
begin
if rising_edge(CLK) then
-- कार्य करने के लिए
end if;
end process;
VHDL एक एंटिटी-आर्किटेक्चर मॉडल का उपयोग करता है जहाँ एंटिटी एक हार्डवेयर घटक के इंटरफेस का वर्णन करती है, जबकि आर्किटेक्चर इसके आंतरिक व्यवहार का वर्णन करता है।
entity AND_Gate is
Port ( A, B : in std_logic;
Y : out std_logic);
end AND_Gate;
architecture Behavior of AND_Gate is
begin
Y <= A and B;
end Behavior;
VHDL में कई अंतर्निहित डेटा प्रकार होते हैं, जिनमें स्केलर (जैसे, integer, bit), समग्र (जैसे, array, record), और एक्सेस प्रकार शामिल हैं।
type MyArray is array (0 to 9) of integer; -- एरे की घोषणा
VHDL में सिग्नल असाइनमेंट समांतर रूप से होते हैं। आप असाइनमेंट का उपयोग करके सिग्नल को ड्राइव कर सकते हैं जो तब निष्पादित होते हैं जब कोई घटना होती है।
signal C : std_logic;
C <= A and B; -- C तब अपडेट होता है जब A या B बदलता है
VHDL पैकेज का समर्थन करता है, जो उपयोगकर्ताओं को पुन: प्रयोज्य घटक और प्रकार परिभाषित करने की अनुमति देता है। पैकेज कोड को व्यवस्थित करने और पुन: उपयोग को बढ़ावा देने में मदद करते हैं।
package MyLib is
type MyType is array (0 to 7) of std_logic_vector(3 downto 0);
end MyLib;
VHDL उच्च स्तर पर कॉन्फ़िगरेशन सेट करने की अनुमति देता है, जिससे एंटिटी के लिए विभिन्न आर्किटेक्चर का चयन करना संभव होता है।
configuration MyConfig of AND_Gate is
for Behavior
end for;
end MyConfig;
VHDL हार्डवेयर डिज़ाइन के अनुकरण के लिए परीक्षण बेंच बनाने की सुविधा प्रदान करता है। एक परीक्षण बेंच में परीक्षण के तहत डिज़ाइन के उदाहरण होते हैं और उत्तेजना लागू करता है।
entity TB_AND_Gate is
end TB_AND_Gate;
architecture sim of TB_AND_Gate is
signal A, B : std_logic;
signal Y : std_logic;
begin
uut: entity work.AND_Gate port map (A, B, Y);
-- यहाँ उत्तेजना प्रक्रिया
end sim;
आश्वासन का उपयोग अनुकरण के दौरान गुणों की जांच करने और डिज़ाइन में डिबगिंग में मदद करने के लिए किया जा सकता है।
assert (A = '1') report "A is not high" severity error;
जनरिक डिज़ाइन के पैरामीटरकरण की अनुमति देते हैं, जिससे उन्हें लचीला और पुन: प्रयोज्य बनाया जा सके बिना मूल तर्क को बदले।
entity Counter is
generic (N : integer := 4);
port (CLK : in std_logic;
COUNT : out std_logic_vector(N-1 downto 0));
end Counter;
कई एकीकृत विकास वातावरण (IDEs) और उपकरण VHDL विकास का समर्थन करते हैं, जिनमें शामिल हैं:
VHDL परियोजना बनाने के लिए, डिज़ाइनर आमतौर पर अपने VHDL कोड को .vhdl या .vhd फ़ाइलों में लिखते हैं, अनुकरण के लिए एक परीक्षण बेंच बनाते हैं, और डिज़ाइन को लक्षित हार्डवेयर में संश्लेषित करने के लिए एक उपयुक्त उपकरण का उपयोग करते हैं। प्रक्रिया आमतौर पर शामिल होती है:
VHDL का उपयोग मुख्य रूप से उन डिजिटल सिस्टम के डिज़ाइन में किया जाता है जिन्हें सटीक समय और कार्यक्षमता की आवश्यकता होती है। इसके अनुप्रयोगों में शामिल हैं:
VHDL की तुलना कई अन्य प्रोग्रामिंग भाषाओं से की जा सकती है, जिनमें से प्रत्येक की अपनी अनूठी विशेषताएँ और लक्षित अनुप्रयोग होते हैं:
C और C++ सामान्य उद्देश्य की प्रोग्रामिंग भाषाएँ हैं जो प्रक्रियात्मक और ऑब्जेक्ट-ओरिएंटेड प्रोग्रामिंग की अनुमति देती हैं। इसके विपरीत, VHDL विशेष रूप से हार्डवेयर विवरण के लिए डिज़ाइन की गई है, जो अनुक्रमिक के बजाय समांतर निष्पादन पर ध्यान केंद्रित करती है।
Verilog एक और हार्डवेयर विवरण भाषा है जो VHDL के साथ समानताएँ साझा करती है लेकिन आमतौर पर कम विस्तृत मानी जाती है। Verilog एक अधिक संक्षिप्त वाक्यविन्यास का उपयोग करता है और अक्सर सिस्टम-स्तरीय डिज़ाइन के लिए पसंद किया जाता है।
Python एक उच्च-स्तरीय स्क्रिप्टिंग भाषा है जो त्वरित अनुप्रयोग विकास में उत्कृष्ट है लेकिन सीधे हार्डवेयर विवरण के लिए डिज़ाइन नहीं की गई है। हालाँकि, MyHDL जैसी पुस्तकालयों की मदद से Python कोड को VHDL में परिवर्तित किया जा सकता है।
MATLAB संख्यात्मक गणना और एल्गोरिदम विकास के लिए उपयोग किया जाता है लेकिन इसे VHDL के साथ हार्डवेयर कार्यान्वयन के लिए इसके HDL Coder और Simulink के माध्यम से एकीकृत किया जा सकता है।
Rust और Ada में ऐसे विशेषताएँ हैं जो मेमोरी सुरक्षा और समांतर प्रोग्रामिंग को बढ़ावा देती हैं लेकिन हार्डवेयर विवरण के लिए विशेषीकृत नहीं हैं। VHDL का हार्डवेयर अमूर्तता पर जोर इन भाषाओं में अद्वितीय है।
अन्य भाषाओं से VHDL में स्रोत कोड का अनुवाद करते समय हार्डवेयर डिज़ाइन में अंतर्निहित समांतरता और समय पर विशेष ध्यान देने की आवश्यकता होती है।
कोड को परिवर्तित करने में सहायता के लिए कई स्रोत से स्रोत अनुवाद उपकरण उपलब्ध हैं:
अंत में, VHDL डिजिटल डिज़ाइन में एक महत्वपूर्ण उपकरण के रूप में कार्य करता है, जो मजबूत विशेषताएँ, समृद्ध इतिहास, और इलेक्ट्रॉनिक्स और कंप्यूटिंग में विभिन्न अनुप्रयोग प्रदान करता है। हार्डवेयर विवरण में इसकी अनूठी क्षमताएँ इसे कई व्यापक रूप से उपयोग की जाने वाली प्रोग्रामिंग भाषाओं से अलग करती हैं।